Course Description
SystemVerilog是IEEE 1364-2005 Verilog标准的一组扩展标准。这一在线培训课程介绍Quartus® II 软件11.1所支持的SystemVerilog扩展标准。这些扩展标准是可综合结构，帮助您以更高效的方式来完成设计。At Course Completion
You will be able to:- 实现SystemVerilog数据类型和声明，例如，逻辑、类型定义和枚举类型等
- 实现SystemVerilog程序块
- 实现程序声明，包括SystemVerilog增强case声明
- 使用SystemVerilog编码类型实现状态机
- 使用SystemVerilog中的增强端口链接功能
Prerequisites
We recommend completing the following courses:- Verilog HDL基础 (Chinese Version of Verilog HDL Basics)
- 使用Quartus II软件：入门 (Chinese Version of Using the Quartus II Software: An Introduction)
Skills Required
- 完成了“使用Quartus II 软件：入门”课程，或者
- 基本掌握FPGA设计流程和Quartus II 软件
- 很好的掌握Verilog语言
Applicable Training Curriculum
This course is part of the following Altera training curriculum:Class Schedule
| Result Showing 1 | ||||
|---|---|---|---|---|
| Location | Dates | Price | ||
| On-line | Any Time | Free | Register Now | |
Request a class in your region
