Quartus II V9.0 基礎編-1 Settings と Assignments (OJDSW1111)
1 Hour Online Course

Course Description

このクラスでは Quartus® II ソフトウェアをどのように使って アルテラ FPGA や CPLD の設計を行うかを学ぶことが出来ます。基礎編１の本コースでは、新しくプロジェクトを作成したり、既存のデザインファイルを用いて、デザインをコンパイルし、SettingsとAssignmentをデザインに与えてその結果を比較する所までを扱います。

At Course Completion

You will be able to:

• Quartus II のプロジェクトの作成、管理、コンパイル、SettingsとAssignmentの設定方法

Prerequisites

We recommend completing the following courses:

• プログラマブル・ロジックの基礎

Skills Required

• デジタル論理回路設計ができること
• Verilog、VHDL の HDL 又は EDA ツールの回路図入力の知識があること
• PC 及び Windows O/Sの使用経験があること

Related Courses

Below are the related courses you may be interested in:

• Quartus II V9.0 基礎編-2 I/O プランニング
• Quartus II V9.0 基礎編-4 タイミング解析( TimeQuest )
• Quartus II 開発ソフトウェア: 入門編

Applicable Training Curriculum

This course is part of the following Altera training curriculum:

• ASIC-to-FPGA Designer
• CPLD Designer
• Embedded HW Designer
• FPGA Designer
• HardCopy Designer
• Transceivers

Class Schedule

Result Showing 1
Location	Dates	Price
On-line	Any Time	Free	Register Now

Request a class in your region