Course Description
このクラスでは Quartus® II ソフトウェアをどのように使って アルテラ FPGA や CPLD の設計を行うかを学ぶことが出来ます。基礎編2の本コースでは、Pin Planner を使用したデザインのピンの割り当てやチェック、デバイス及びピン配置情報のバックアノテーション、エクスポートや別リビジョンへのインポートを行い結果を確認する所までを行います。At Course Completion
You will be able to:- Quartus II Pin Planner を使用したデザインのI/O管理
Skills Required
-
-デジタル論理回路設計ができること
- Verilog、VHDL の HDL 又は EDA ツールの回路図入力の知識があること
- PC 及び Windows O/Sの使用経験があること
Applicable Training Curriculum
This course is part of the following Altera training curriculum:- ASIC-to-FPGA Designer
- CPLD Designer
- Embedded HW Designer
- FPGA Designer
- HardCopy Designer
- Transceivers
Class Schedule
| Result Showing 1 | ||||
|---|---|---|---|---|
| Location | Dates | Price | ||
| On-line | Any Time | Free | Register Now | |
Request a class in your region
