インテル® HLS (High-Level Synthesis: 高位合成) 入門編 (Japanese Intro to High-Level Synthesis (Part 1 of 7)) (OJHLS1)

62 Minutes Online Course

Course Description

本コースでは、インテル® HLS コンパイラーを使用したインテル® FPGA に向けた IP コンポーネントの合成および検証方法を学習します。最初のセクションでは、HLSを使用する利点およびインテル® HLS コンパイラーの機能を紹介します。HLS コンパイラーを使用したエミュレーション環境での機能デバッグ、シミュレーターを使用したコ・シミュレーション、そしてインテル Quartus® プロジェクトに生成した IP を統合する方法について学習します。プレゼンテーション資料および実践トレーニング資料はこちらのリンクからダウンロード可能です。 http://www.altera.com/customertraining/OLT/HLSPart1_JP/HLSPart1_JP.zip

At Course Completion

You will be able to:

  • インテル® HLS コンパイラーを使用したインテル® Quartus® コンポーネントへの統合
  • ソフトウェア・テストベンチを使用した RTL シミュレーターによる HLS コンポーネントのコ・シミュレーション
  • HLS が生成したコンポーネントの FPGA デザインへの統合

Skills Required

  • C++ プログラミング言語の基礎知識
  • FPGA およびインテル® Quartus® 開発環境についての基礎知識

Follow-on Courses

Upon completing this course, we recommend the following courses (in no particular order):

Applicable Training Curriculum

This course is part of the following Intel FPGA training curriculum:

Class Schedule

Result Showing 1

LocationDatesPriceRegistration
On-lineAnytimeFreeRegister Now